01Silicon Substrate 02Thermal Process 03Photolithography 04Etch & Deposit 05CMP 06Ion Implant 07Metallization 08Test & Package 09Inspection
09
IC FABRICATION FLOWInspection & Metrology
STEP 09 OF 09 — PROCESS CONTROL

Inspection &
Metrology

อ่าน 16 นาที อัพเดท 2026 SEM / OCD / Ellipsometry

Inspection และ Metrology คือ "ตาของ fab" — วัด CD, Overlay, Film Thickness, ตรวจจับ Defect ในทุกขั้นตอนเพื่อควบคุม Yield และ Process เป็นสิ่งที่แยกจาก fab ไม่ได้

01 บทนำ: Wafer Defect Inspection & SPC คืออะไร

ในกระบวนการผลิตเซมิคอนดักเตอร์ขั้นสูง (Advanced Semiconductor Manufacturing) การควบคุม Yield และการรักษาเสถียรภาพของกระบวนการเป็นหัวใจสำคัญของการดำเนินงานใน Fab ระดับอุตสาหกรรม โดยมีสองแกนหลักที่เป็นเครื่องมือชี้นำวิศวกร คือ Wafer Defect Inspection (การตรวจจับสิ่งบกพร่อง) และ SPC (Statistical Process Control) (การควบคุมกระบวนการด้วยสถิติ) ซึ่งทำงานร่วมกันเพื่อระบุ คัดแยก และป้องกันความผิดปกติทางกายภาพและทางโครงสร้างไฟฟ้าบนเวเฟอร์ก่อนที่ชิปจะเข้าสู่ขั้นตอนถัดไป

เพื่อทำความเข้าใจระบบควบคุมนี้ วิศวกรจำเป็นต้องแยกความแตกต่างระหว่างสองกระบวนการหลักที่มีบทบาทเกื้อหนุนกันอย่างชัดเจน ได้แก่ Defect Inspection ซึ่งเน้นการตรวจหาสิ่งผิดปกติและตอบคำถามเชิงพิกัดว่า "มีสิ่งเจือปน โครงสร้างลัดวงจร หรือรอยขีดข่วนหรือไม่ และอยู่ที่ตำแหน่งใดบนเวเฟอร์" ในขณะที่ Metrology จะทำหน้าที่วัดค่าพารามิเตอร์ทางกายภาพที่แน่นอน เพื่อตอบคำถามว่า "มิติต่างๆ เช่น ความหนาของฟิล์ม ความกว้างลายเส้น (Critical Dimension - CD) หรือความหยาบของพื้นผิว มีค่าเท่าไร และอยู่ในขอบเขตข้อกำหนด (Specification Limits) หรือไม่"

🏭
ใน Advanced Fab — Metrology & Inspection คิดเป็นกว่า 20% ของเครื่องจักรทั้งหมด
ในโรงงานระดับแนวหน้าของโลก เช่น TSMC หรือ Intel ที่ผลิตชิปโหนด 3nm ลงไป มีเครื่องมือวัดและตรวจจับความผิดปกติรวมกันหลายร้อยเครื่อง โดยเวเฟอร์ทุกแผ่นจะถูกตรวจสอบแบบ Inline หลายสิบจุดในแต่ละชั้น (Layer) ข้อมูลพารามิเตอร์ทั้งหมดจะถูกป้อนเข้าสู่ระบบ Advanced Process Control (APC) แบบ Real-time เพื่อปรับจูนเครื่องจักรแปรรูปแผ่นเวเฟอร์โดยอัตโนมัติ

การประสานงานระหว่างระบบตรวจสอบข้อบกพร่องและการควบคุมด้วยสถิติ ช่วยป้องกันปรากฏการณ์ร้ายแรงในอุตสาหกรรม เช่น Excursion (การหลุดพ้นจากมาตรฐานการควบคุมของกระบวนการผลิต) ซึ่งส่งผลกระทบต่อต้นทุนมหาศาลหากเกิดการ Scrap หรือทิ้งแผ่นเวเฟอร์ยก Lot การตรวจพบและแก้ไขปัญหาตั้งแต่เนิ่นๆ จึงเป็นตัวชี้วัดความสามารถในการแข่งขันของค่ายผู้ผลิตยักษ์ใหญ่ทั่วโลก

📍 CAREER ROADMAP CONTEXT
STAGE 05 — CMP & METROLOGY: Planarization & Inline Measurement
CMP (oxide, metal, STI planarization) — slurry chemistry, dishing, erosion; metrology: AFM, SEM cross-section, TEM, XRD, ellipsometry, CD-SEM; SPC control charts; defect inspection (KLA brightfield/darkfield)
Equipment: Applied Materials Reflexion CMP, KLA-Tencor inspection, FEI TEM
Related: CMP — Oxide & Metal · SEM / TEM / AFM · Ellipsometry & XRD · SPC & Defect Inspection (KLA) Path: Process / Fab Engineer

02 Optical Inspection & Metrology

1
Ellipsometry
วัด film thickness และ optical constants (n, k) จากการ polarization ของแสง — ความแม่นยำ ±0.01 nm ใช้วัด gate oxide, SiN, ARC, PR thickness
2
Optical CD (OCD / Scatterometry)
ยิงแสงที่ grating pattern แล้ว model diffraction spectrum → extract CD, SWA (sidewall angle), height, pitch — ไม่ destructive และ fast throughput
3
Brightfield / Darkfield Inspection
Brightfield: ใช้แสงสะท้อนตรง ตรวจ defect บน wafer surface แบบ die-to-die compare | Darkfield: แสงเฉียง sensitivity สูงสำหรับ particle เล็กมาก
4
Reflectometry & XRF
Reflectometry: thickness measurement แบบ single wavelength | X-Ray Fluorescence (XRF): วัด metal layer thickness และ composition เช่น Cu, W, TiN
ELLIPSOMETRY — MEASURED ANGLES
tan(Ψ)·exp(i·Δ) = rp / rs
Ψ = amplitude ratio | Δ = phase difference | rp, rs = Fresnel reflection coefficients — fit กับ model เพื่อหา n, k, thickness

03 SEM, TEM และ Electron Beam Methods

MethodResolutionSample Prepการใช้งาน
CD-SEM1–3 nmไม่ต้อง (inline)Critical Dimension หลัง litho/etch
FE-SEM<2 nmไม่ต้องDefect review, morphology
TEM (cross-section)<0.1 nmFIB cut (destructive)Gate oxide thickness, interface quality
STEM-EDS~0.2 nmFIB cutElemental mapping ของ device structure
e-Beam Inspectionsub-nmไม่ต้องElectrical defect ที่ optical ไม่เห็น (EBDI)
🔬
CD-SEM — Workhorse ของ Fab
ทุก lithography layer ต้องวัด CD ด้วย CD-SEM อย่างน้อย 5 point ต่อ wafer และ sampling ทุกๆ N wafers — ผลที่ได้ feed ไป APC เพื่อ adjust exposure dose/focus ใน stepper step ถัดไป

04 Overlay และ CD Measurement

Overlay คือการวัดว่า pattern ชั้นใหม่ align ตรงกับชั้นก่อนหน้าแค่ไหน — requirement ที่ 3nm node อยู่ที่ <1 nm overlay error

Layer N-1 (outer box) Layer N (inner box — shifted = overlay error) OVL_x = +7nm OVL_y = +3nm
AIM Target
Advanced Imaging Metrology
Diffracting grating target เล็กกว่า box-in-box วัดได้แม่นกว่า ใช้ใน EUV layer
µDBO
Diffraction-Based Overlay
วัด overlay จาก +1/-1 diffraction order ไม่ต้องมองเห็น pattern โดยตรง
e-Beam OVL
Electron Beam Overlay
Accuracy สูงกว่า optical สำหรับ sub-2nm node แต่ throughput ต่ำกว่า
APC Feed-forward
Overlay Correction
วัด overlay → ส่งค่า correction ไป scanner ทันทีสำหรับ wafer ถัดไป

05 Defect Management & Yield

Defect density มีผลโดยตรงต่อ yield — การจัดการ defect เป็นงาน continuous ที่ทำตลอด process flow

POISSON YIELD MODEL
Y = exp(−A × D₀)
Y = Yield | A = Die Area (cm²) | D₀ = Defect Density (defects/cm²) — ยิ่ง die ใหญ่หรือ defect เยอะ yield ตก
1
Inline Inspection (After Every Key Layer)
Scan wafer ด้วย brightfield/darkfield หลังทุก critical layer → detect killer defect ก่อนที่จะ process ต่อ ประหยัดค่า processing
2
Defect Review (DR-SEM)
ดู defect ที่ detect ได้ด้วย SEM เพื่อ classify: particle, scratch, bridge, void, pit — แต่ละ type มีที่มาต่างกัน
3
Defect Pareto & Root Cause
จัด Pareto ของ defect type → หา root cause → แก้ไข process (เปลี่ยน chemical, ทำความสะอาด chcyan, adjust recipe)
4
Yield Learning Loop
Electrical test ← Defect map correlation ← เพื่อหาว่า defect ชนิดใดเป็น killer จริง → focus resource ที่ right defect type
Defect Typeสาเหตุทั่วไปวิธี DetectImpact
ParticleChcyan, เสื้อผ้า, ท่อส่งก๊าซDarkfield scanShort / open circuit
Bridge (Short)Over-expose, under-etchCD-SEM, e-beamYield killer
OpenUnder-expose, over-etch, CMP erosione-beam, electricalYield killer
Void (in metal)Cu ECP issue, CMP scratchTEM cross-sectionReliability
ScratchCMP, wafer handlingBrightfield scanขึ้นกับ location
EUV Stochastic Defects — ความท้าทายใหม่
EUV lithography มี photon shot noise สูงกว่า DUV → เกิด stochastic defect แบบสุ่ม: micro-bridge, local CD variation — detect ยากมากด้วย conventional inspection ต้องใช้ e-beam sampling สูง หรือ actinic inspection (EUV light source) ซึ่ง cost สูงมาก