SEMICONDUCTOR — DEEP DIVE

DC / AC / Functional Test Methods:
DC / AC / Functional Test Methods

ENGINEERING

01 บทนำ: Test Methods คืออะไร

ในโลกของเซมิคอนดักเตอร์ การทดสอบด้วย Automated Test Equipment (ATE) ถือเป็นขั้นตอนสุดท้ายที่สำคัญยิ่งก่อนที่ชิปจะถูกส่งไปยังลูกค้า (Final Test) หรือในระหว่างกระบวนการผลิต (Wafer Sort) เป้าหมายหลักคือการรับประกันว่าอุปกรณ์ที่ออกแบบมานั้นทำงานได้ตามคุณลักษณะทางไฟฟ้า (Electrical Characteristics) และตรรกะ (Logic) ที่ระบุไว้ใน Datasheet โดยปราศจากข้อบกพร่องจากการผลิต

กระบวนการนี้เป็นจุดตัดระหว่าง Design for Testability (DFT) และกระบวนการผลิตจริง วิศวกร ATE ไม่เพียงแค่ต้องเขียนโปรแกรมทดสอบ แต่ยังต้องบริหารจัดการ Test Time ซึ่งส่งผลโดยตรงต่อ Cost of Test (CoT) ของผลิตภัณฑ์ ยิ่งชิปมีความซับซ้อนและจำนวนขา (Pin Count) มากขึ้น การเลือกใช้อุปกรณ์อย่าง Teradyne UltraFLEX หรือ Advantest V93000 จึงเป็นหัวใจสำคัญในการตัดสินใจเชิงธุรกิจของบริษัทเซมิคอนดักเตอร์

📍 CAREER ROADMAP CONTEXT

STAGE 02 — ATE & TEST PROGRAM DEVELOPMENT: Automated Test Equipment (ATE)
เขียน test program บน Teradyne UltraFLEX / J750 หรือ Advantest V93000 — DC test, AC test, functional test, test flow, binning, test time optimization
Tools: IG-XL (Teradyne), SmarTest (Advantest), Tcl/Python scripting
Related: ATE Platform — Teradyne UltraFLEX · ATE Platform — Advantest V93000 · Test Flow & Bin Mapping
Path: Test Engineer (ATE / DFT)

02 หลักการพื้นฐาน

การทดสอบประกอบด้วยพื้นฐาน 3 ส่วนหลัก ได้แก่ DC Test (ทดสอบ Continuity, Leakage, และ Operating current), AC Test (ทดสอบ Timing parameter และ Propagation delay), และ Functional Test (ตรวจสอบ Logic state)

ในส่วนของ DC Parametric Test เราใช้กฎของโอห์มและกฎของเคอร์ชอฟฟ์เป็นพื้นฐาน โดยวิเคราะห์จากสูตรกระแสรั่วไหลพื้นฐานคือ $ I_{leak} = I_{in} + I_{out} $ สำหรับ AC Test ปัจจัยสำคัญคือค่าความจุแฝง (Parasitic Capacitance) ซึ่งส่งผลต่อความเร็วในการตอบสนอง สัญญาณที่ถูกขับออกมาจากเครื่อง ATE จะต้องผ่านพินของชิปและผ่าน Load Board เพื่อวัดค่าสัญญาณจริง หากพิจารณาผลกระทบของค่าความต้านทานเชิงเส้นและเวลาหน่วง เราสามารถประมาณการความล่าช้าผ่านสมการ $ t_{pd} = 0.69 \cdot (R_{eff} \cdot C_L) $ โดยที่ $C_L$ คือโหลดรวมของระบบทดสอบทั้งหมด

03 วิธีการและเทคนิค

กระบวนการพัฒนา Test Program บน ATE เริ่มต้นจากการสร้าง Test Plan จากเอกสารสเปกของผลิตภัณฑ์ วิศวกรจะใช้ซอฟต์แวร์เช่น IG-XL (Teradyne) หรือ SmarTest (Advantest) ในการสร้างสัญญาณกระตุ้น (Stimulus) และเปรียบเทียบผลลัพธ์กับค่าที่คาดหวัง

Setup & Configuration: กำหนด Timing set, DC Level, และ Pattern set
Test Flow Development: จัดลำดับการทดสอบ (Open/Short -> DC -> Functional -> AC) เพื่อให้สามารถคัดแยกชิปที่เสียออกได้เร็วที่สุด (Early Exit Strategy)
Binning Strategy: กำหนด Bin 1 (Pass) และ Bin 2-N (Fail) โดยแบ่งกลุ่มตามความบกพร่อง เพื่อใช้ข้อมูลในการปรับจูนกระบวนการผลิต (Yield Improvement)

นอกจากการเขียนโปรแกรมแล้ว วิศวกรต้องทำการตรวจสอบ Test Time Optimization โดยใช้เทคนิคเช่น การทำ Multi-site testing เพื่อทดสอบชิปหลายตัวพร้อมกันบนเวเฟอร์หนึ่งแผ่น ซึ่งจะช่วยลดต้นทุนต่อหน่วยได้อย่างมหาศาล

04 เทคนิคขั้นสูง

สำหรับเทคโนโลยีระดับ sub-5nm และ Chiplet architecture ความท้าทายหลักคือเรื่องของ Signal Integrity และ Thermal Management ขณะทดสอบ ชิปประมวลผลประสิทธิภาพสูง (High Performance Computing - HPC) จะมีความร้อนสะสมสูงมาก ซึ่งอาจเปลี่ยนคุณลักษณะทางไฟฟ้าในขณะทดสอบ (Test-induced thermal drift)

โซลูชันระดับสูงรวมถึงการใช้ Active Thermal Control ในขณะทดสอบบน ATE และการใช้เทคนิค Scan Compression เพื่อลดจำนวนรูปแบบข้อมูล (Patterns) ที่ต้องใช้ในการทดสอบวงจรตรรกะที่ซับซ้อน นอกจากนี้ยังต้องคำนึงถึง High-speed IO testing ที่ต้องใช้ความถี่ระดับ Gbps ซึ่งต้องอาศัยอุปกรณ์การวัดที่มีความแม่นยำสูง (Precision instrumentation) และการใช้ Tcl/Python ในการทำ Data logging และ Pattern generation อัตโนมัติ เพื่อรองรับความซับซ้อนของ Design ที่เพิ่มขึ้นอย่างรวดเร็ว

05 เครื่องมือและอุปกรณ์

ในอุตสาหกรรม การเลือกใช้งาน ATE Platform คือการเลือกระบบนิเวศน์ทางวิศวกรรม:

ATE Platforms: Teradyne UltraFLEX สำหรับการทดสอบ SOC ประสิทธิภาพสูง และ Advantest V93000 ที่ได้รับความนิยมในกลุ่ม Mobile SoC และ Memory Testing
Software Development Environment: การใช้ IG-XL ช่วยให้การเขียนโปรแกรมเป็นไปในรูปแบบ Excel-based ที่เป็นมิตร แต่ทรงพลังด้วย API รองรับ Tcl/Python, ส่วน SmarTest บน Advantest เน้นโครงสร้างโปรแกรมที่ยืดหยุ่นในภาษา C/C++
Related EDA Integration: ข้อมูลจากเครื่องมือของ Synopsys (Tetramax) หรือ Cadence (Modus) จะถูกนำมาใช้สร้าง Test vectors เพื่อส่งให้โปรแกรม ATE อ่านค่า

Pro Tip: การทำความเข้าใจโครงสร้างของ Load Board (PCB สำหรับเชื่อมต่อ ATE กับ DUT) เป็นทักษะที่ขาดไม่ได้ เพราะสัญญาณที่มีปัญหาเกิน 80% มักเกิดจากความไม่สมบูรณ์ของ Hardware Interface นี้

06 การประยุกต์ใช้ในอุตสาหกรรม

ในฐานะโรงงาน Foundry ระดับโลก (TSMC, Intel, Samsung) การทดสอบ ATE ไม่ใช่แค่เรื่องของคุณภาพ แต่คือส่วนหนึ่งของห่วงโซ่อุปทานระดับโลก (Global Supply Chain) การส่งข้อมูล Binning กลับไปยังฝ่าย Process Engineering เพื่อทำ Yield Analysis ช่วยให้วิศวกรโรงงานสามารถหาจุดบกพร่องในระดับ Nanometer ได้อย่างแม่นยำ

ในปัจจุบัน แนวโน้มการเปลี่ยนจาก Traditional ATE ไปสู่ System-Level Test (SLT) กำลังเพิ่มขึ้น โดยบริษัทระดับ Tier-1 กำลังขยายขอบเขตการทดสอบเพื่อให้มั่นใจว่าชิปจะทำงานได้จริงในสภาพแวดล้อมที่เหมือนกับ Application สุดท้าย (เช่น รถยนต์ไฟฟ้า หรือ Data Center) ซึ่งตอกย้ำว่าวิศวกร Test/DFT จะยังคงเป็นกลุ่มทักษะที่มีความต้องการสูงที่สุดในอุตสาหกรรมเซมิคอนดักเตอร์อย่างต่อเนื่อง