SEMICONDUCTOR — DEEP DIVE

Test Flow & Bin Mapping:
Test Flow & Bin Mapping

ENGINEERING

01 บทนำ: Test Flow คืออะไร

ในสายงานการผลิตเซมิคอนดักเตอร์ Test Flow คือหัวใจสำคัญของการยืนยันคุณภาพผลิตภัณฑ์ก่อนส่งถึงมือลูกค้า โดยมีจุดประสงค์หลักคือการคัดแยก Die ที่ชำรุด (Defective) ออกจาก Die ที่ใช้งานได้ (Known Good Die) กระบวนการนี้ทำผ่าน Automated Test Equipment (ATE) ซึ่งเป็นเครื่องมือวัดทางไฟฟ้าความเร็วสูงที่สามารถจำลองสภาวะการทำงานจริงของ IC ได้

ความสำคัญของ Test Flow ไม่ได้อยู่เพียงแค่การทดสอบความถูกต้องของ Logic แต่ยังครอบคลุมถึงการทำ Yield Optimization และการจัดการ Cost of Test ซึ่งหาก Test Flow ออกแบบมาไม่ดี จะส่งผลกระทบโดยตรงต่อต้นทุนรวม (Cost per Unit) ในอุตสาหกรรมปัจจุบันที่แข่งขันกันอย่างรุนแรง การลด Test Time ลงเพียงไม่กี่วินาทีอาจหมายถึงการประหยัดงบประมาณการผลิตได้นับล้านดอลลาร์ต่อปี

📍 CAREER ROADMAP CONTEXT

STAGE 02 — ATE & TEST PROGRAM DEVELOPMENT: Automated Test Equipment (ATE)
เขียน test program บน Teradyne UltraFLEX / J750 หรือ Advantest V93000 — DC test, AC test, functional test, test flow, binning, test time optimization
Tools: IG-XL (Teradyne), SmarTest (Advantest), Tcl/Python scripting
Related: ATE Platform — Teradyne UltraFLEX · ATE Platform — Advantest V93000 · DC / AC / Functional Test Methods
Path: Test Engineer (ATE / DFT)

02 หลักการพื้นฐาน

หัวใจสำคัญของ Test Flow คือการทดสอบคุณลักษณะทางไฟฟ้า ได้แก่ DC Test (เช็คกระแสรั่วไหลและการต่อเชื่อม), AC Test (เช็ค Timing และ Propagation Delay), และ Functional Test (เช็คการทำงานเชิงตรรกะ) ในเชิงฟิสิกส์ การวัดกระแสรั่วไหล ($I_{leakage}$) ในโหมด Standby มักใช้สมการพื้นฐานของ Subthreshold Conduction: $I_{ds} = I_{o} \cdot 10^{\frac{V_{gs} - V_{th}}{S}}$ ซึ่งต้องวัดด้วยความแม่นยำในระดับ Pico-ampere (pA) บน ATE

นอกเหนือจาก DC แล้ว การทดสอบ AC ยังต้องคำนึงถึง Signal Integrity และ Parasitic Capacitance ที่เกิดขึ้นบนโหลดบอร์ด (Loadboard) การวัดความถี่สัญญาณนาฬิกาหรือ Setup/Hold time ต้องอาศัยการ calibrate เครื่องมือให้สัมพันธ์กับความเร็วของสัญญาณไฟฟ้าที่วิ่งผ่าน Trace บน PCB เพื่อลดค่า Measurement Uncertainty ที่อาจทำให้เกิด False Failure ได้

03 วิธีการและเทคนิค

การเขียน Test Program เริ่มต้นจากการแปลความต้องการจาก Datasheet และ Test Plan ลงสู่ภาษาของ ATE เช่น IG-XL สำหรับ Teradyne UltraFLEX หรือ SmarTest สำหรับ Advantest V93000 ขั้นตอนประกอบด้วย:

Setup DC Parametric Test (Continuity/Leakage): ทดสอบความสมบูรณ์ของ Pin ต่างๆ
Functional Pattern Loading: โหลด Vector ไฟล์เพื่อทดสอบตรรกะภายใน
AC/Timing Characterization: ทดสอบความเร็วในการประมวลผล
Binning Strategy: การจำแนกเกรด IC ตามความเร็วหรือฟังก์ชันการใช้งาน

ในการทำ Test Time Optimization วิศวกรจะใช้เทคนิค Parallel Testing เพื่อทดสอบหลายๆ Die พร้อมกันในครั้งเดียว นอกจากนี้ยังมีการใช้ Tcl หรือ Python scripting เพื่อปรับแต่งการทำงานของ Tester ให้ข้ามขั้นตอนที่ไม่จำเป็นหาก Die นั้นๆ ตรวจพบความผิดปกติในขั้นตอนแรกๆ เรียกว่าการทำ Early Exit เพื่อเพิ่ม Throughput ในการผลิต

04 เทคนิคขั้นสูง

เมื่อก้าวเข้าสู่เทคโนโลยีระดับ Sub-5nm ความท้าทายในระดับ ATE คือเรื่อง Contact Resistance และ Thermal Management ในขณะทดสอบ เนื่องจากการไหลของกระแสไฟฟ้ามหาศาลผ่านจุดสัมผัสเล็กๆ บน Micro-bump ทำให้เกิดความร้อนสะสมสูงเกินกว่าระดับปกติ จนอาจทำให้เกิดอาการ Test Escapes หรือ False Fail ได้

แนวทางแก้ไขในระดับ Advanced คือการทำ Adaptive Test ซึ่งใช้ Machine Learning เข้ามาช่วยวิเคราะห์ข้อมูลจาก Wafer Probing แล้วปรับเปลี่ยน Parameter ในการทดสอบแบบ Real-time (On-the-fly) นอกจากนี้ ปัญหาเรื่อง High-speed Signal Integrity ที่ความถี่เกินหลาย GHz ยังบังคับให้วิศวกรต้องคำนึงถึง Impedance Matching บน Loadboard อย่างเคร่งครัดเพื่อป้องกันสัญญาณสะท้อน (Reflections) ที่จะทำให้ผลลัพธ์การวัดคลาดเคลื่อน

05 เครื่องมือและอุปกรณ์

เครื่องมือที่ใช้ในการทำ Test Development แบ่งออกเป็นสองส่วนหลักคือ Hardware ATE Platforms และ Software EDA Tools ในส่วนของ ATE แพลตฟอร์มที่เป็นมาตรฐานอุตสาหกรรม ได้แก่:

Teradyne UltraFLEX: แพลตฟอร์มที่เน้นประสิทธิภาพสูงสำหรับ SoC
Advantest V93000: แพลตฟอร์มที่นิยมมากที่สุดในตลาดหน่วยความจำและ High-end Processor

ในด้าน Software วิศวกรจะใช้เครื่องมืออย่าง Cadence Virtuoso หรือ Synopsys PrimeTime เพื่อทำ DFT (Design for Test) Insertion และสร้าง Test Patterns ผ่านทางไฟล์ STIL (Standard Test Interface Language) เพื่อให้ ATE สามารถประมวลผลสัญญาณเหล่านั้นได้ตรงตามความต้องการของ Chip Design

06 การประยุกต์ใช้ในอุตสาหกรรม

ยักษ์ใหญ่ในอุตสาหกรรมอย่าง TSMC, Intel และ Samsung ให้ความสำคัญกับ Test Flow มากพอๆ กับกระบวนการ Fabrication เนื่องจากต้นทุนการผลิตแผ่น Wafer ในโหนดขั้นสูงนั้นสูงมาก การปล่อยให้ Die ที่เสียหลุดไปถึงขั้นตอนการประกอบ (Packaging) จะนำไปสู่ความสูญเสียมหาศาลในด้านต้นทุนวัสดุและเวลา

ในห่วงโซ่อุปทานโลก Test Engineer กลายเป็นผู้กุมชะตาของ Yield ของผลิตภัณฑ์ หาก Test Program ทำงานได้อย่างแม่นยำและรวดเร็ว จะส่งผลให้บริษัทสามารถทำกำไรต่อหน่วยได้มากขึ้น และสามารถส่งมอบสินค้าเข้าสู่ตลาด (Time-to-Market) ได้รวดเร็วขึ้น ซึ่งถือเป็นปัจจัยตัดสินชัยชนะในตลาด Semiconductor ระดับโลก