IC FABRICATION FLOWPhotolithography

STEP 03 OF 09 — PATTERN TRANSFER

Photo-
lithography

อ่าน 14 นาที EUV / DUV ASML Scanner

Pattern Transfer ด้วยแสง — ทำซ้ำ 50–100 ครั้งต่อ wafer เป็นหัวใจของ IC Fabrication

01 Photolithography คืออะไร

Photolithography คือกระบวนการถ่ายทอด pattern จาก mask ลงบน wafer โดยใช้แสง เหมือนการ "พิมพ์ภาพถ่าย" แต่ขนาดเล็กกว่าหลายพันล้านเท่า เป็นขั้นตอนที่ทำซ้ำมากที่สุดใน fab

RAYLEIGH RESOLUTION CRITERION

R = k₁ · λ / NA

R = minimum feature size, λ = wavelength, NA = Numerical Aperture, k₁ ≈ 0.4 — ลด λ หรือเพิ่ม NA เพื่อ pattern เล็กลง

📍 CAREER ROADMAP CONTEXT

STAGE 02 — LITHOGRAPHY: Photolithography & Patterning
Optical lithography (DUV 193nm immersion), photoresist chemistry (positive/negative), BARC, OPC, SRAF, overlay measurement, CD-SEM — สู่ EUV 13.5nm
Equipment: ASML scanner, KLA overlay tool, CD-SEM (Hitachi)
Path: Process / Fab Engineer, Leading-Edge Technology Engineer

02 Photoresist

Photoresist เป็น polymer ที่ไวต่อแสง เมื่อโดนแสงจะเปลี่ยนสมบัติ chemical ทำให้ละลายได้ (Positive) หรือไม่ละลาย (Negative) ใน developer

ประเภท	โดนแสงแล้ว	ใช้ใน
Positive Resist	ละลายได้ใน developer	ส่วนใหญ่ใน advanced node
Negative Resist	ไม่ละลาย (cross-link)	Contact hole, thick pattern
EUV Resist	Metal-oxide based	EUV lithography เท่านั้น

⚠️

LER/LWR — ศัตรูของ Advanced Node

Line Edge Roughness (LER) และ Line Width Roughness (LWR) ของ resist เป็นปัญหาใหญ่ที่ node <5nm เพราะ roughness ส่งผลต่อ device variability โดยตรง

03 Exposure Process

กระบวนการ expose ต้องผ่านขั้นตอนในลำดับนี้:

Surface Prep + HMDS Coat

ทำความสะอาด wafer และเคลือบ HMDS adhesion promoter ให้ resist ติดดีขึ้น

Resist Coating

Spin coat resist ความหนา 30–100 nm ที่ 1500–3000 RPM

Soft Bake (PB)

อบ ~90°C ระเหย solvent ให้ resist แห้ง

Alignment & Exposure

Align wafer กับ mask ด้วย alignment marks แล้ว expose ด้วยแสง DUV/EUV

Post Exposure Bake (PEB)

อบหลัง expose เพื่อลด standing wave effect

Development

ใส่ TMAH developer ละลาย exposed resist ออก เผย pattern

Hard Bake + Inspection

อบให้ resist แข็งแรงก่อน etch ตรวจ CD ด้วย SEM

04 EUV Lithography

EUV ใช้แสง wavelength 13.5 nm สร้างโดย Laser-Produced Plasma (LPP) — ยิง CO₂ laser ความถี่สูงเข้า tin droplet เกิด plasma ปล่อยแสง EUV

⚠️

EUV ต้องทำงานใน Vacuum

แสง EUV ถูก absorb โดยอากาศและน้ำทุกชนิด optical path ทั้งหมดต้องอยู่ใน ultra-high vacuum เครื่อง ASML NXE มีขนาดเท่ารถบัส 2 คัน ราคา ~$150–350M ต่อเครื่อง

รุ่น	NA	Resolution	Throughput	Node
ASML NXE:3600D	0.33	~13 nm	170 wph	7nm–3nm
ASML EXE:5000 (High-NA)	0.55	~8 nm	~90 wph	2nm–A16

05 Multiple Patterning

เมื่อ DUV 193nm ไม่สามารถ resolve pattern เล็กพอ จึงใช้วิธี pattern ซ้ำหลายรอบเพื่อให้ได้ pitch ที่เล็กกว่าจุดแสง

เทคนิค	Pitch Reduction	Node	Cost
LELE (2x expose)	÷2	20nm–14nm	Medium
SADP (Self-Aligned Double)	÷2	10nm–7nm	High
SAQP (Self-Aligned Quad)	÷4	7nm (w/o EUV)	Very high
EUV Single Exposure	÷1 (direct)	7nm–2nm	ASML cost

06 Overlay & CD Control

Overlay คือความแม่นยำในการ align mask layer ซ้อนกัน ที่ node 3nm ต้องการ overlay error <1 nm เท่ากับ 1/10 ของ silicon atom

OVERLAY BUDGET RULE

Overlay < CD / 4

CD = Critical Dimension — ตัวอย่าง: CD = 5nm ต้องการ overlay <1.25 nm

💡

AI ช่วย Overlay Control

ASML และ TSMC ใช้ ML ทำนาย wafer distortion และ compensate overlay error ล่วงหน้า ลด overlay error ได้ 30–50%