SEMICONDUCTOR — DEEP DIVE

Yield Correlation & Enhancement:
Yield Correlation & Enhancement

ENGINEERING

01 บทนำ: Yield Enhance คืออะไร

Yield Enhancement (YE) คือกระบวนการที่สำคัญที่สุดในสายการผลิตเซมิคอนดักเตอร์ เพื่อเพิ่มอัตราส่วนของชิปที่ใช้งานได้จริง (Known Good Die: KGD) เทียบกับชิปทั้งหมดบนเวเฟอร์ ในบริบทของ SemiMatrix เรามองว่า YE คือสะพานเชื่อมระหว่าง Design-for-Test (DFT) และกระบวนการผลิตในโรงงาน (Fab)

กระบวนการนี้ไม่ได้เป็นเพียงเรื่องของการคัดกรอง แต่เป็นการวิเคราะห์หาสาเหตุของความบกพร่อง (Root Cause Analysis) ตั้งแต่ระดับจุดบกพร่องทางกายภาพ (Physical Defects) ไปจนถึงปัญหาเชิงพารามิเตอร์ (Parametric Failures) เพื่อนำข้อมูลย้อนกลับไปปรับปรุงการออกแบบ (Design Iteration) และสภาวะการผลิต (Process Window) เพื่อลดสูญเสียต้นทุนจาก Yield Loss ที่อาจส่งผลกระทบต่อกำไรมหาศาล

📍 CAREER ROADMAP CONTEXT

STAGE 06 — FAILURE ANALYSIS: FA Techniques & Yield Enhancement
FA flow: visual inspection → decapsulation → EMMI (emission microscopy) → FIB (Focused Ion Beam) → SEM/EDX → TEM; yield correlation between wafer sort & final test; fab feedback loop
Equipment: FEI Helios FIB/SEM, Hamamatsu EMMI, FEI Talos TEM
Related: Failure Analysis Flow · FIB, SEM & EDX · EMMI & Photon Emission
Path: Test Engineer (ATE / DFT)

02 หลักการพื้นฐาน

หัวใจสำคัญของ Yield คือแบบจำลองทางสถิติที่เรียกว่า Yield Model เช่น Poisson Distribution หรือ Negative Binomial Model ซึ่งคำนวณจากความหนาแน่นของ Defect ($D_0$) และพื้นที่ของชิป ($A$):

$ Y = (1 + D_0A/\alpha)^{-\alpha} $

โดยที่ $\alpha$ คือ Clustering Parameter ที่บ่งบอกว่า Defect มักจะกระจุกตัวกัน (Clustered) มากกว่าการกระจายตัวแบบสุ่ม ในเชิงฟิสิกส์ กระบวนการเกิด Yield Loss มักเกี่ยวข้องกับ Electromigration, Gate Oxide Breakdown, และ Hot Carrier Injection (HCI) ซึ่งกลไกเหล่านี้ถูกเร่งด้วยอุณหภูมิและความหนาแน่นของกระแสไฟฟ้า ($J$) โดยใช้สมมติฐานความน่าจะเป็นทางสถิติในการทำนายอัตราการเสียชีวิตของอุปกรณ์ (Device Reliability Physics)

03 วิธีการและเทคนิค

กระบวนการวิเคราะห์ความล้มเหลว (Failure Analysis - FA Flow) ในอุตสาหกรรมประกอบด้วยขั้นตอนมาตรฐานที่เข้มงวด เริ่มต้นจากการตรวจสอบด้วยสายตา (Visual Inspection) เพื่อหาความเสียหายทางกายภาพ ตามด้วยการทำ Decapsulation เพื่อเปิดตัวชิปโดยไม่ให้เกิดความเสียหายกับโครงสร้างวงจร จากนั้นเข้าสู่กระบวนการหาตำแหน่งที่เสียจริงผ่าน EMMI (Emission Microscopy) ซึ่งตรวจจับแสงโฟตอนที่เปล่งออกมาจากจุดที่เกิดการไหลของกระแสไฟฟ้าผิดปกติ (Leakage Path)

FIB (Focused Ion Beam): ใช้ไอออนแกลเลียมในการตัดต่อวงจรหรือทำ cross-section เพื่อวิเคราะห์โครงสร้างภายใน
SEM/EDX: ใช้ลำแสงอิเล็กตรอนความละเอียดสูงควบคู่กับ Energy Dispersive X-ray เพื่อระบุธาตุองค์ประกอบของวัสดุที่ทำให้เกิดการลัดวงจร
TEM: ในกรณีโหนดการผลิตที่เล็กมาก จำเป็นต้องใช้ Transmission Electron Microscopy เพื่อดูโครงสร้างระดับอะตอม

04 เทคนิคขั้นสูง

เมื่อเข้าสู่เทคโนโลยีระดับ Sub-5nm ความท้าทายของ Yield Enhancement เปลี่ยนไปสู่ปัญหา Parasitic Effects และ Quantum Tunneling ของ Gate Dielectric ที่บางจนควบคุมได้ยาก กระบวนการ FA ในยุคใหม่ต้องอาศัย In-situ Metrology และการใช้ AI ในการจำแนกรูปแบบ Defect (Defect Classification) จากภาพ SEM จำนวนมหาศาล

นอกจากนี้ ปัญหา Thermal Management ในชิปที่มีความหนาแน่นของทรานซิสเตอร์สูง (เช่น FinFET หรือ GAAFET) ทำให้เกิด Hotspot ที่นำไปสู่การขยายตัวของโครงสร้างวัสดุ (CTE Mismatch) จนเกิดรอยแตกขนาดเล็กที่มองไม่เห็นด้วยกล้องทั่วไป วิธีการแก้ไขจึงต้องเน้นไปที่การปรับจูนวัสดุ Barrier และการทำ Advanced Packaging เพื่อจัดการกับความร้อนที่ส่งผลต่อ Yield ในภาพรวม

05 เครื่องมือและอุปกรณ์

เครื่องมือที่ใช้ในการทำ Yield Enhancement แบ่งออกเป็นสองกลุ่มหลัก คืออุปกรณ์ใน Fab และอุปกรณ์ในห้อง Lab วิเคราะห์:

Metrology & Inspection: เครื่องมือจาก AMAT (Applied Materials) และ KLA สำหรับการตรวจจับอนุภาคบนเวเฟอร์ (Defect Inspection)
FIB/SEM & TEM: เครื่องมือจาก Thermo Fisher Scientific (FEI) เช่นตระกูล Helios (FIB/SEM) และ Talos (TEM) เป็นมาตรฐานหลักในอุตสาหกรรม
Emission Microscopy: อุปกรณ์จาก Hamamatsu เป็นผู้นำในการระบุจุดบกพร่องที่เกิดจากกระแสไฟฟ้ารั่วไหล
EDA Software: Synopsys และ Cadence มีโซลูชัน Yield Analysis & DFT เพื่อทำ Yield Learning โดยวิเคราะห์ Correlation ระหว่างข้อมูล ATE (Automated Test Equipment) กับพื้นที่บนเวเฟอร์

06 การประยุกต์ใช้ในอุตสาหกรรม

ในระดับโรงงานระดับโลกอย่าง TSMC หรือ Samsung Foundry การทำ Yield Enhancement เป็นกระบวนการที่มีระบบ Feedback Loop ที่เร็วมาก โดยใช้ข้อมูลจากกระบวนการผลิต (Inline Data) มาเปรียบเทียบกับข้อมูลผลทดสอบชิปสำเร็จรูป (Final Test Data) หากพบว่า Yield ของ Batch ใดผิดปกติ ระบบจะสั่งระงับการผลิตโดยอัตโนมัติเพื่อวิเคราะห์สาเหตุ (Stop-the-line policy)

กลยุทธ์นี้ช่วยรักษาเสถียรภาพของห่วงโซ่อุปทานระดับโลก (Global Supply Chain) ทำให้บริษัทสามารถขยับจาก NPI (New Product Introduction) ไปสู่การผลิตแบบ High-Volume Manufacturing (HVM) ได้อย่างรวดเร็ว ความสำเร็จของธุรกิจเซมิคอนดักเตอร์ในปัจจุบันจึงไม่ได้วัดกันที่จำนวนทรานซิสเตอร์เพียงอย่างเดียว แต่ถูกตัดสินด้วยการที่ใครสามารถทำ Yield ให้สูงถึงระดับ 90%+ ได้เร็วที่สุดหลังจากเริ่มผลิต