POWER DEVICES — RELIABILITY

Power Electronics Qualification & HTOL

ENGINEERING

01 บทนำ: Power Electronics Qualification & HTOL คืออะไร

ในยุคที่อุตสาหกรรมยานยนต์เปลี่ยนผ่านเข้าสู่ระบบไฟฟ้าอย่างเต็มตัว (Electrification) ความน่าเชื่อถือของเซมิคอนดักเตอร์กำลัง (Power Semiconductor) ถือเป็นปัจจัยชี้ขาดด้านความปลอดภัยขั้นสูงสุด มาตรฐานการทดสอบความน่าเชื่อถือระดับสากล เช่น AEC-Q101 (สำหรับอุปกรณ์ Discrete Power), AQG324 (สำหรับ Power Modules) และ AEC-Q100 (สำหรับวงจรรวมกำลังหรือ Power ICs) จึงถูกกำหนดขึ้นเพื่อเป็นเกณฑ์ควบคุมคุณภาพระดับสูงสุดที่ไม่สามารถประนีประนอมได้

กระบวนการรับรองมาตรฐาน (Qualification) เหล่านี้ไม่ได้เป็นเพียงการตรวจสอบการทำงานพื้นฐานของชิป (Functional Test) เท่านั้น แต่เป็นการจำลองสภาพแวดล้อมที่โหดร้ายที่สุดเพื่อเค้นหา 'กลไกความล้มเหลว' (Failure Mechanisms) ที่ซ่อนอยู่ภายในตัวอุปกรณ์ ตัวอย่างเช่น การทดสอบ HTOL (High Temperature Operating Life) ซึ่งเป็นการทดสอบเพื่อประเมินอายุการใช้งานแบบเร่ง (Accelerated Life Testing) ภายใต้อุณหภูมิสูงและแรงดันไฟฟ้าต่อเนื่อง เพื่อคัดแยกชิปที่มีแนวโน้มที่จะล้มเหลวก่อนกำหนด (Infant Mortality) ตลอดจนการประเมินสภาวะล้าเชิงความร้อน (Thermal Fatigue) จากการทำงานจริง

ในฐานะวิศวกรเซมิคอนดักเตอร์ระดับอาวุโส การเข้าใจอย่างถ่องแท้ในกระบวนการ Qualification และ HTOL ตั้งแต่ระดับฟิสิกส์ของแข็ง (Solid-State Physics) รอยต่อซิลิคอนและโครงสร้างแพ็กเกจ (Package Integrity) ไปจนถึงผลกระทบในระดับระบบ จึงเป็นสิ่งจำเป็นอย่างยิ่งในการออกแบบชิปที่ปราศจากข้อบกพร่อง (Zero Defect Goal) เพื่อตอบสนองความต้องการของแอปพลิเคชันระบบขับเคลื่อนยานยนต์ไฟฟ้า (EV Powertrain) และระบบพลังงานหมุนเวียนยุคใหม่

📍 CAREER ROADMAP CONTEXT

STAGE 05 — TEST & RELIABILITY: Power Device Characterization & Qualification
Double pulse test (DPT) — Eon/Eoff, Qrr; static test — BVds, Vt, Rds(on); thermal test — Rth(jc) measurement; UIS test; power cycling (ΔTj cycling); HTOL; AQG324 / AECQ-101 qualification
Equipment: Tektronix/Keysight power analyzer, curve tracer, DPT fixture
Related: Test & Characterization · Double Pulse Test (DPT) · Power Cycling & Reliability
Path: Power Semiconductor Engineer

02 หลักการพื้นฐาน

พื้นฐานทางกายภาพและการคำนวณความน่าเชื่อถือของอุปกรณ์กำลัง เริ่มต้นด้วยความเข้าใจในความสัมพันธ์เชิงความร้อนและพฤติกรรมทางไฟฟ้าของวัสดุ ตัวแปรพื้นฐานที่มีความสำคัญที่สุดคือ R_ds(on) (On-resistance) ของ Power MOSFET ซึ่งจะแปรผันตามอุณหภูมิของรอยต่อ (Junction Temperature, $T_j$) ตามฟังก์ชันเชิงเลขยกกำลังดังสมการ:

$ R_{ds(on)}(T_j) \approx R_{ds(on)}(25^\circ\text{C}) \times \left(\frac{T_j + 273}{298}\right)^n $

โดยที่ค่าดัชนี $n$ ขึ้นอยู่กับเทคโนโลยีของวัสดุ (โดยทั่วไปมีค่าระหว่าง 1.5 ถึง 2.0 สำหรับ Silicon และ Silicon Carbide) การเพิ่มขึ้นของ $R_{ds(on)}$ ตามอุณหภูมินี้ ส่งผลโดยตรงต่อการระบายความร้อนผ่านโครงสร้างแพ็กเกจ ซึ่งคำนวณผ่าน Junction-to-Case Thermal Resistance ($R_{th(jc)}$) ดังนี้:

$ R_{th(jc)} = \frac{T_j - T_c}{P_d} $

โดยที่ $T_c$ คืออุณหภูมิที่ผิวแพ็กเกจ (Case Temperature) และ $P_d$ คือกำลังสูญเสียภายในตัวอุปกรณ์ (Power Dissipation) หากค่า $R_{th(jc)}$ เสื่อมสภาพจากการหลุดร่อนของ Die Attach จะทำให้ $T_j$ พุ่งสูงขึ้นอย่างไร้การควบคุมจนเกิดสภาวะ Thermal Runaway ในที่สุด

ในส่วนการประเมินอายุการใช้งานและอัตราการเสื่อมสภาพในระหว่างกระบวนการ HTOL จะใช้หลักการทางจลนพลศาสตร์เคมีของ Arrhenius Model เพื่อคำนวณค่าตัวคูณเร่งเวลาหรือ Acceleration Factor (AF) ดังสมการ:

$ AF = \exp \left[ \frac{E_a}{k_B} \left( \frac{1}{T_{\text{use}}} - \frac{1}{T_{\text{stress}}} \right) \right] $

โดยที่ $E_a$ คือ พลังงานกระตุ้น (Activation Energy ในหน่วย eV) ซึ่งมีค่าเฉพาะตัวสำหรับแต่ละกลไกความล้มเหลว (เช่น $E_a \approx 0.6\text{ eV}$ ถึง $0.9\text{ eV}$ สำหรับ Gate Oxide Breakdown หรือ $0.5\text{ eV}$ ถึง $0.7\text{ eV}$ สำหรับ Electromigration), $k_B$ คือ Boltzmann Constant ($8.617 \times 10^{-5}\text{ eV/K}$), และ $T$ คืออุณหภูมิทางแยกในหน่วยเคลวิน (Kelvin) การประมาณค่า $E_a$ ที่ถูกต้องจึงเป็นหัวใจสำคัญในการแปลงชั่วโมงการทดสอบ HTOL (เช่น 1,000 ชั่วโมง) ไปเป็นอายุการใช้งานจริงในรถยนต์ที่ยาวนานกว่า 15 ปี

03 วิธีการและเทคนิค

กระบวนการทดสอบคุณสมบัติและความน่าเชื่อถือตามมาตรฐาน AEC-Q100/101 สามารถแบ่งโครงสร้างขั้นตอนการทำงานในระดับวิศวกรรมออกเป็น 4 ขั้นตอนหลักดังต่อไปนี้:

1. Pre-stress Characterization (Static & Dynamic): ชิ้นงานทดสอบ (Device Under Test - DUT) จะต้องผ่านการตรวจวัดพารามิเตอร์ทางไฟฟ้าขั้นต้นอย่างละเอียด ได้แก่ Breakdown Voltage ($BV_{dss}$), Threshold Voltage ($V_{th}$), Leakage Current ($I_{gss}, I_{dss}$) และการทำ Double Pulse Test (DPT) เพื่อวัดหาคุณลักษณะการสวิตช์เชิงไดนามิก ($E_{on}, E_{off}, Q_{rr}$) ไว้เป็นข้อมูลอ้างอิงฐาน (Baseline)
2. Burn-In Board (BIB) Design & Parasitic Compensation: ในการเตรียมทดสอบ HTOL จะต้องออกแบบบอร์ดทดสอบเฉพาะที่สามารถทนอุณหภูมิสูงกว่า $125^\circ\text{C}$ หรือ $150^\circ\text{C}$ ได้อย่างต่อเนื่อง ลายวงจรบนบอร์ดต้องมี Parasitic Compensation เพื่อป้องกันสัญญาณสะท้อน (Reflection) และสัญญาณรบกวนข้ามช่อง (Crosstalk) เนื่องจาก DUT จะต้องทำงานในลักษณะ Dynamic Switching ภายใต้แรงดันไฟฟ้าจำลองขณะอยู่ในเตาอบ
3. Stress Execution & Monitoring: ผลิตภัณฑ์จะถูกนำเข้าสู่ตู้อบควบคุมอุณหภูมิความร้อนสูง (Burn-in Oven) และทำการจ่ายไฟแบบไดนามิกขับเคลื่อน Gate และ Drain ด้วยความถี่ที่ระบุ เพื่อเร่งปรากฏการณ์เหนี่ยวนำพาหะร้อน (Hot Carrier Injection - HCI) และการสลายตัวของสารเคลือบไดอิเล็กตริก (Time-Dependent Dielectric Breakdown - TDDB) เป็นเวลากว่า $1,000$ ถึง $2,000$ ชั่วโมง
4. Post-stress Evaluation & Stress Cycling: หลังเสร็จสิ้นการอบความร้อน จะต้องทำการวัดค่าพารามิเตอร์ทางไฟฟ้าซ้ำเพื่อหาค่าการเบี่ยงเบน (Parameter Drift) นอกจากนี้ ชิ้นส่วนกำลังยังต้องผ่านการทดสอบ Power Cycling ($\Delta T_j$ Cycling) โดยอัดกระแสโหลดให้ชิปร้อนขึ้นจนถึงขีดจำกัดแล้วหยุดสลับกันไปเพื่อทดสอบความล้าทางกลจากความร้อน (Thermo-mechanical Fatigue) บริเวณจุดเชื่อมลวดบอนด์ (Wire Bond) และจุดประสานใต้ฐานชิป (Die Attach)

Engineering Insight: ในการวิเคราะห์พารามิเตอร์หลังการทดสอบ HTOL หากพบว่าค่า $V_{th}$ ลดลงอย่างมีนัยสำคัญ มักชี้ไปที่ปัญหาการสะสมของประจุลบ (Negative Charge Trapping) ในชั้นซิลิคอนไดออกไซด์ของเกต ซึ่งอาจนำไปสู่ความล้มเหลวแบบถาวรได้ในอนาคต

04 เทคนิคขั้นสูง

เมื่ออุตสาหกรรมย้ายจาก Silicon (Si) ดั้งเดิมไปสู่สารกึ่งตัวนำประเภทช่องว่างพลังงานกว้างหรือ Wide Bandgap (WBG) เช่น Silicon Carbide (SiC) และ Gallium Nitride (GaN) วิศวกรต้องเผชิญหน้ากับความท้าทายระดับลึกขึ้นอย่างมาก อุปกรณ์ WBG สามารถทำงานที่ความถี่สูงมากและอุณหภูมิรอยต่อที่สูงเกินกว่า $175^\circ\text{C}$ ส่งผลให้พฤติกรรมความล้มเหลวมีความซับซ้อนยิ่งขึ้น ปรากฏการณ์ Dynamic On-Resistance (Charge Trapping) ใน GaN HEMT หรือกลไกการล้าตัวของชั้นออกไซด์ใน SiC MOSFET (Bipolar Degradation of Basal Plane Dislocations) กลายเป็นหัวข้อวิจัยที่สำคัญในการทำ Qualification

ในแง่ของกายภาพและแพ็กเกจจิ้ง ความเร็วในการสวิตช์ที่เร็วมาก ($dv/dt$ และ $di/dt$ สูง) ทำให้ค่าตัวเหนี่ยวนำแฝง Parasitic Inductance ($L_p$) ของลวดเชื่อมต่อและแผ่นวงจร ก่อให้เกิดแรงดันกระชาก (Voltage Ringing Over Shoot) ที่รุนแรง ซึ่งอาจสร้างความเสียหายแก่ Gate Oxide ระหว่างการทำ HTOL ได้ การบรรเทาปัญหานี้จำเป็นต้องเปลี่ยนไปใช้เทคโนโลยีขั้นสูง เช่น การต่อเชื่อมโดยไม่มีลวดบอนด์ (Wire-free Packaging), Copper Clip Bonding หรือการใช้การระบายความร้อนสองด้าน (Double-sided Cooling)

ทางด้านชิปประมวลผลกำลังแบบผสมรวมขนาดเล็กที่มีความหนาแน่นสูงระดับ Sub-5nm จะเผชิญปัญหาความร้อนแบบกระจุกตัวเฉพาะจุดหรือ Self-Heating Effect (SHE) ที่เกิดจากการไหลของกระแสไฟปริมาณมากในปริมาตรซิลิคอนที่จำกัด การคำนวณและออกแบบบอร์ด HTOL จึงต้องใช้แบบจำลอง Compact Thermal Model (CTM) ร่วมกับการจำลองเชิงฟิสิกส์ Finite Element Analysis (FEA) เพื่อจำลองการกระจายตัวของความร้อนในระบบแบบ Real-time และหลีกเลี่ยงสถานการณ์ Over-stress ที่ไม่สมจริงในระหว่างการทดสอบ

05 เครื่องมือและอุปกรณ์

เครื่องมือวัดและโครงสร้างพื้นฐานระดับห้องปฏิบัติการที่ใช้ทดสอบคุณสมบัติความปลอดภัยของชิปกำลังต้องเป็นระบบที่มีความแม่นยำสูงและทนทานเป็นเลิศ ซึ่งแบ่งออกเป็น 3 กลุ่มอุปกรณ์หลักดังนี้:

1. Power Characterization & Curve Tracing: ใช้ระบบทดสอบจาก Keysight Technologies (เช่น B1505A Power Device Analyzer) หรือ Tektronix (รุ่น Keithley 2600-PCT/3700A) ซึ่งมีความสามารถในการจ่ายแรงดันไฟฟ้ากระแสตรงได้สูงหลายกิโลโวลต์ และวัดกระแสไฟฟ้าระดับพิโกแอมแปร์ (pA Resolution) เพื่อตรวจสอบรอยรั่วที่เกิดขึ้นหลังเสร็จสิ้นกระบวนการทดสอบความน่าเชื่อถือ
2. Dynamic Testing (DPT) & Reliability Systems: อุปกรณ์ทดสอบการสวิตช์แบบ Double Pulse Test (DPT) จะนิยมใช้ระบบของ Keysight PD1000A เพื่อประเมินค่า Transient Parameters ของ GaN/SiC ส่วนระบบทดสอบ HTOL จะใช้เครื่องอบและแร็คจ่ายพลังงานไดนามิกเฉพาะทางจาก Advantest และ Teradyne ที่มีระบบจัดสรรพลังงานแยกอิสระในแต่ละแชนเนลเพื่อป้องกันไม่ให้ข้อผิดพลาดของชิ้นงานตัวหนึ่งส่งผลกระทบต่อผลการทดสอบชิ้นงานอื่น
3. Design, Thermal Simulation & Physics of Failure: ซอฟต์แวร์จำลองโครงสร้างและพฤติกรรมเชิงฟิสิกส์ภายในเซมิคอนดักเตอร์จะใช้ Synopsys Sentaurus TCAD ในการประเมินประจุและสนามไฟฟ้าความเข้มสูงรอบๆ Trench Gate ส่วนการออกแบบบอร์ดและวิเคราะห์ Signal/Power Integrity ในขั้นตอนการออกแบบ Burn-in Board จะต้องพึ่งพาชุดโปรแกรม Cadence Allegro & Sigrity เพื่อสร้างความมั่นใจในการชดเชยค่าอิมพีแดนซ์ที่ถูกต้องในระดับความถี่สูง

06 การประยุกต์ใช้ในอุตสาหกรรม

ในสมรภูมิอุตสาหกรรมเซมิคอนดักเตอร์ระดับโลก โรงหล่อชั้นนำอย่าง TSMC, Samsung Foundry, Intel Foundry Services (IFS) รวมถึงผู้ผลิตแบบ IDM ยักษ์ใหญ่อย่าง Infineon, STMicroelectronics, ON Semiconductor, และ Wolfspeed ต่างมุ่งเน้นการปฏิบัติตามมาตรฐานยานยนต์ AEC-Q100/101 และ ISO 26262 (Functional Safety) อย่างเข้มงวด เนื่องจากการผ่านเกณฑ์เหล่านี้เสมือนเป็นใบเบิกทางเดียวในการเข้าสู่กลุ่มผู้จัดส่งชิ้นส่วนระดับ Tier-1 (เช่น Bosch, Denso, Continental) ให้แก่กลุ่มผู้ผลิตรถยนต์ยักษ์ใหญ่ทั่วโลก

ผลกระทบทางธุรกิจจากการจัดการด้านความน่าเชื่อถือนั้นสูงมาก ความผิดพลาดของแพ็กเกจหรือชิปกำลังเพียงจุดเดียวในรถยนต์ไฟฟ้าระหว่างใช้งานบนท้องถนน อาจนำไปสู่การเรียกรถคืนครั้งใหญ่ (Massive Recall) ที่มีมูลค่านับพันล้านเหรียญสหรัฐ ด้วยเหตุนี้ อุตสาหกรรมจึงมุ่งเป้าไปที่ Zero Defect Strategy โดยการนำเทคนิคการวิเคราะห์ความเสียหายล่วงหน้า (Design-for-Reliability - DfR) มาประยุกต์ใช้ตั้งแต่ขั้นตอนการออกแบบเค้าโครงวงจร

นอกเหนือจากนี้ ฝั่งผู้ให้บริการทดสอบประกอบภายนอกหรือ OSAT (Outsourced Assembly & Test) ชั้นนำ เช่น ASE, Amkor Technology, และ JCET ได้ลงทุนมหาศาลในการพัฒนาเทคโนโลยีแพ็กเกจจิ้งขั้นสูงสำหรับชิปยานยนต์ เช่น การใช้ Silver Sintering แทนตะกั่วบัดกรีแบบดั้งเดิม เพื่อปรับปรุงความทนทานต่ออุณหภูมิที่สูงขึ้น ซึ่งช่วยยกระดับความน่าเชื่อถือทางกลและทางเคมีในระหว่างการทำ HTOL และช่วยให้ชิปผ่านการทดสอบตามมาตรฐานที่เข้มงวดที่สุดในราคาต้นทุนที่สามารถแข่งขันในตลาดได้เป็นอย่างดี