SEMICONDUCTOR — DEEP DIVE

Probe Card Design & Types:
Probe Card Design & Types

ENGINEERING

01 บทนำ: Probe Card คืออะไร

Probe Card เปรียบเสมือนด่านแรกและด่านสำคัญที่สุดในการทดสอบคุณภาพของชิปบนเวเฟอร์ (Wafer Sort หรือ E-Test) โดยทำหน้าที่เป็นสะพานเชื่อมต่อทางไฟฟ้า (Electrical Interface) ระหว่างเครื่องทดสอบอัตโนมัติ (ATE - Automatic Test Equipment) และโครงสร้าง Pad ขนาดไมโครเมตรบนชิป

ความสำคัญของ Probe Card ไม่ได้อยู่ที่การเชื่อมต่อเพียงอย่างเดียว แต่ยังรวมถึงความสามารถในการรองรับจำนวน Pin ที่เพิ่มขึ้น (Pin Count) และขนาด Pad ที่เล็กลงตามกฎของ Moore's Law ในระดับ sub-5nm การเลือกใช้ Probe Card ที่เหมาะสมจึงเป็นปัจจัยชี้ขาดระหว่าง Yield ที่สมบูรณ์แบบกับความเสียหายเชิงกลที่อาจทำลายเวเฟอร์ทั้งแผ่น

📍 CAREER ROADMAP CONTEXT

STAGE 04 — WAFER PROBING: Wafer-Level Test & Probe Cards
Probe card types (cantilever / vertical / MEMS), contact resistance, wafer map interpretation, PAT (Part Average Testing), geographic binning, hot/cold wafer sort, alignment and overdrive
Equipment: FormFactor prober, Cascade Microtech, MPI probe station
Related: Wafer Sort & PAT · Wafer Map & Yield Analysis · IC Manufacturing Overview
Path: Test Engineer (ATE / DFT)

02 หลักการพื้นฐาน

หัวใจสำคัญของ Probe Card คือ Contact Resistance ($R_c$) ซึ่งต้องมีค่าต่ำและคงที่ตลอดกระบวนการทดสอบ สมการพื้นฐานของการสัมผัสคือ $R_c = \rho \sqrt{\frac{H}{F}}$ โดยที่ $\rho$ คือความต้านทานไฟฟ้า, $H$ คือความแข็งของวัสดุ (Hardness), และ $F$ คือแรงกด (Force หรือ Overdrive)

ในเชิงฟิสิกส์ การควบคุมแรงกดนี้เรียกว่า Overdrive (ระยะที่เข็มกดลงไปเกินกว่าจุดสัมผัสครั้งแรก) หาก Overdrive ต่ำเกินไป สัญญาณจะขาดหาย (Open Contact) แต่หากสูงเกินไป จะทำให้เกิดความเสียหายถาวรต่อชั้น Silicon หรือ Aluminum Pad (Scrub Mark) นอกจากนี้ยังมีเรื่องของ Parasitic Inductance/Capacitance ที่ส่งผลต่อการทดสอบความเร็วสูง (High-Speed Testing) ซึ่งต้องมีการออกแบบชุด Load Board เพื่อลดทอนสัญญาณรบกวน (Crosstalk) ให้เหลือน้อยที่สุด

03 วิธีการและเทคนิค

กระบวนการออกแบบและใช้งานประกอบด้วยขั้นตอนสำคัญ เริ่มจากการทำ Alignment โดยกล้องความละเอียดสูงเพื่อให้เข็ม (Probe Tips) ตรงกับตำแหน่ง Pad บนเวเฟอร์ จากนั้นจึงเข้าสู่ขั้นตอน Wafer Sort ที่มีการควบคุมอุณหภูมิ (Hot/Cold Wafer Sort) เพื่อจำลองสภาวะการทำงานจริงของชิป

เทคโนโลยี Probe Card แบ่งออกเป็น 3 ประเภทหลัก:

Cantilever: เข็มโลหะสปริงแบบดั้งเดิม เหมาะสำหรับ Pad ขนาดใหญ่และราคาไม่แพง
Vertical: เข็มแบบตรงที่ติดตั้งบนตัวนำ มีความหนาแน่นของ Pin สูง เหมาะสำหรับชิปความเร็วสูง
MEMS (Micro-Electro-Mechanical Systems): เทคโนโลยีขั้นสูงสุดที่ใช้ Photolithography ในการสร้างหัวเข็ม ทำให้ได้ความแม่นยำสูงมากและมีอายุการใช้งานยาวนานในระดับ wafer-level testing

04 เทคนิคขั้นสูง

ความท้าทายในระดับ sub-5nm คือ Thermal Expansion Mismatch เนื่องจากการทดสอบที่อุณหภูมิสูงมาก (+125°C ถึง +150°C) ทำให้ Probe Card และเวเฟอร์ขยายตัวไม่เท่ากัน ส่งผลต่อตำแหน่งการสัมผัส (XY Shift) วิศวกรต้องใช้เซรามิกพิเศษที่มีค่า CTE (Coefficient of Thermal Expansion) ต่ำเป็นตัวยึดเข็ม

อีกหนึ่งเทคนิคขั้นสูงคือ PAT (Part Average Testing) ซึ่งเป็นการนำข้อมูลทางสถิติมาวิเคราะห์ความผิดปกติแบบ Real-time หากชิปใดมีค่ากระแสไฟฟ้าเบี่ยงเบนจากค่าเฉลี่ยของกลุ่ม แม้จะยังผ่านเกณฑ์ Pass ในตอนแรก แต่ระบบจะระบุเป็น 'Outlier' และสั่งให้คัดทิ้งเพื่อป้องกันปัญหา Reliability ในระยะยาว (Known Good Die - KGD)

05 เครื่องมือและอุปกรณ์

ในอุตสาหกรรม Semiconductor การวิเคราะห์ผลการทดสอบต้องใช้เครื่องมือระดับสากล ได้แก่

Prober Station: ผู้นำตลาดคือ FormFactor, Tokyo Electron (TEL), และ MPI Corporation
Software & Analytics: ใช้ซอฟต์แวร์อย่าง Synopsys Yield Explorer หรือ Cadence Virtuoso เพื่อทำแผนที่ความร้อน (Wafer Map Interpretation) และการวิเคราะห์ Geographic Binning เพื่อระบุตำแหน่งของ Defect บนเวเฟอร์
Metrology: เครื่องมือตรวจสอบด้วยภาพ (Optical Inspection) สำหรับวัดรอยกด (Scrub Mark) และความสะอาดของเข็ม (Probe Tip Cleaning)

06 การประยุกต์ใช้ในอุตสาหกรรม

โรงงานระดับโลกอย่าง TSMC, Samsung Foundry, และ Intel ให้ความสำคัญกับ Wafer Sort เป็นลำดับต้นๆ ในสายการผลิต (Back-end Process) โดยการทดสอบที่ไม่แม่นยำเพียง 1% อาจหมายถึงการสูญเสียรายได้มหาศาลต่อปี เนื่องจากความซับซ้อนของชิปสมัยใหม่ที่รวมเอา HBM (High Bandwidth Memory) และ Chiplets เข้าไว้ด้วยกัน

ในห่วงโซ่อุปทานโลก (Global Supply Chain) ผู้ผลิต Probe Card จึงกลายเป็นพันธมิตรเชิงกลยุทธ์ที่ต้องทำงานร่วมกับ Designer ตั้งแต่ขั้นตอนการออกแบบวงจร (DFT - Design for Test) เพื่อให้แน่ใจว่าจำนวนและตำแหน่งของ Test Point จะเอื้อต่อกระบวนการผลิตในปริมาณมหาศาล (High-Volume Manufacturing) ได้อย่างมีประสิทธิภาพสูงสุด