SemiMatrix / FAB SERIES / ALD (HFO₂, AL₂O₃, TIN)
FAB PROCESS — DEEP DIVE

ALD (HfO₂, Al₂O₃, TiN):
ALD (HfO₂, Al₂O₃, TiN)

FABRICATION

01 บทนำ: Ald คืออะไร

Atomic Layer Deposition (ALD) ถือเป็นหัวใจสำคัญของเทคโนโลยีการผลิตเซมิคอนดักเตอร์ในยุค Nano-scale ซึ่งต่างจากกระบวนการ CVD (Chemical Vapor Deposition) โดยสิ้นเชิง ALD อาศัยปฏิกิริยาเคมีที่พื้นผิวแบบลำดับขั้น (Sequential, self-limiting surface reactions) ทำให้สามารถควบคุมความหนาของฟิล์มได้ในระดับอะตอม (Atomic scale precision)

ความสำคัญของ ALD ในปัจจุบันไม่เพียงแต่จำกัดอยู่แค่ความแม่นยำเท่านั้น แต่ยังรวมถึงความสามารถในการเคลือบฟิล์มบนโครงสร้างแบบ 3D ที่มีความซับซ้อนสูง เช่น FinFET หรือ Gate-All-Around (GAA) FET ได้อย่างสม่ำเสมอ (Excellent step coverage) ซึ่งเป็นคุณสมบัติที่เรียกว่า Conformality ที่ไม่มีเทคนิคอื่นทำได้เทียบเท่า

📍 CAREER ROADMAP CONTEXT
STAGE 03 — THIN FILM DEPOSITION: Oxidation, CVD, ALD & Epitaxy
Thermal oxidation (Deal-Grove), LPCVD, PECVD (SiO₂/SiN/poly-Si), ALD (Al₂O₃/HfO₂ สำหรับ high-k gate dielectric), PVD sputtering, selective epitaxy (SiGe/Si:C)
Equipment: Furnace, PECVD reactor, ALD chcyan, MBE system
Related: Thermal Oxidation (Deal-Grove) · CVD / PECVD / LPCVD · Selective Epitaxy (SiGe/Si:C) Path: Process / Fab Engineer

02 หลักการพื้นฐาน

หลักการของ ALD คือการแบ่งวงจรการเติบโตออกเป็น 'Half-reactions' สองขั้นตอนที่แยกออกจากกันด้วยกระบวนการ Purge ด้วยก๊าซเฉื่อย เพื่อป้องกันปฏิกิริยาในสถานะก๊าซ (Gas-phase reaction) ที่จะทำให้เกิดอนุภาคฝุ่น

สมการความหนาในแต่ละรอบ (Growth per Cycle - GPC) สามารถนิยามได้ว่าฟิล์มจะเติบโตแบบ Layer-by-layer โดยไม่มีการขึ้นต่อกันของเวลาในการจ่ายสารเคมี (Precursor saturation) หลังจากถึงจุดอิ่มตัวแล้ว: $GPC = \frac{1}{n_{site}} \times (1 - \theta)$ โดยที่ $\theta$ คือระดับความหนาแน่นของพื้นผิว หากอุณหภูมิอยู่ในช่วง ALD Window อัตราการเติบโตจะคงที่ ป้องกันปัญหาการสลายตัวของสารเคมี (Precursor decomposition) หรือการควบแน่นของสาร (Condensation) ซึ่งเป็นตัวแปรสำคัญในเชิงอุณหพลศาสตร์

03 กระบวนการและขั้นตอน

กระบวนการ ALD เริ่มต้นด้วยการนำเวเฟอร์เข้าสู่ห้องสุญญากาศและเตรียมพื้นผิว (Surface Preparation) เพื่อให้เกิด Active sites จากนั้นแบ่งขั้นตอนเป็น 4 สเตปหลักคือ: 1. Pulsing สารตั้งต้นตัวที่หนึ่ง (Precursor A) 2. Purging ด้วยก๊าซเฉื่อย 3. Pulsing สารตั้งต้นตัวที่สอง (Precursor B/Reactant) 4. Purging รอบสุดท้าย

ในเชิงวิศวกรรมการผลิต เราต้องคำนึงถึง Residence time ของก๊าซในห้องประมวลผล เพื่อให้แน่ใจว่าโมเลกุลจะเข้าถึงก้นของ Trench ที่มี Aspect Ratio สูงๆ ได้ นอกจากนี้ การจัดการสารเคมีตกค้าง (By-product removal) เป็นเรื่องที่ท้าทายมาก เพราะหากไล่ออกไม่หมดจะส่งผลต่อความบริสุทธิ์ของฟิล์ม (Film impurity) และส่งผลเสียต่อคุณสมบัติทางไฟฟ้าในขั้นตอนถัดไป

04 เทคนิคขั้นสูง

ในโหนดเทคโนโลยีต่ำกว่า 5nm ปัญหาใหญ่คือ Area-selective ALD (AS-ALD) ซึ่งมุ่งเน้นการเติบโตของฟิล์มเฉพาะจุดที่ต้องการโดยใช้ Self-assembled monolayers (SAMs) หรือ Inhibitors มาช่วยควบคุมพื้นที่การเกิดปฏิกิริยา เพื่อลดจำนวนขั้นตอนการทำ Photolithography ที่ซับซ้อน

ความท้าทายอีกประการคือการควบคุม Parasitic capacitance ในโครงสร้าง High-k dielectric (เช่น HfO₂) ซึ่งหากกระบวนการ ALD มีความผิดพลาดเพียงระดับอะตอม จะส่งผลต่อค่า Leakage current และ Threshold voltage ($V_{th}$) ของทรานซิสเตอร์อย่างมีนัยสำคัญ การใช้เทคนิค Plasma-Enhanced ALD (PEALD) เข้ามาช่วยเพิ่มพลังงานกระตุ้นปฏิกิริยาทำให้เราสามารถลดอุณหภูมิการผลิต (Thermal budget) ลงได้ ซึ่งสำคัญมากต่อการรักษาความสมบูรณ์ของโครงสร้างวัสดุอื่นๆ ใน Chip

05 เครื่องมือและอุปกรณ์

อุปกรณ์หลักที่ใช้ในอุตสาหกรรม ได้แก่ ALD Single-wafer reactor จากผู้ผลิตระดับโลกเช่น Applied Materials (AMAT) ในซีรีส์ Producer, Lam Research ที่โดดเด่นในด้าน ALD สำหรับ Metal gate และ Tokyo Electron (TEL) สำหรับกระบวนการความร้อนสูง

ในด้าน Software และการออกแบบเชิงวิศวกรรมนั้น การใช้ Synopsys Sentaurus Process หรือ Cadence Virtuoso ร่วมกับการจำลองทางเคมี (Kinetic simulation) เป็นสิ่งจำเป็นในการทำ Virtual Fab เพื่อคาดการณ์ความหนาและ Conformality ก่อนการผลิตจริง นอกจากนี้การตรวจวัดด้วย Spectroscopic Ellipsometry และ X-ray Reflectivity (XRR) ยังเป็น Metrology tools มาตรฐานที่วิศวกรใช้ตรวจสอบความหนาและความหนาแน่นของฟิล์มในระดับ Angstrom

06 การประยุกต์ใช้ในอุตสาหกรรม

ปัจจุบันโรงงานผลิตชิปชั้นนำอย่าง TSMC, Intel และ Samsung ต่างแข่งขันกันใช้ ALD ในกระบวนการผลิตขั้นสูงอย่าง 3nm และ 2nm โดยเฉพาะการทำ High-k Metal Gate (HKMG) และการสร้าง Interconnects สำหรับ 3D IC หรือ Chiplet packaging

เกร็ดน่ารู้: หากขาดเทคโนโลยี ALD เราจะไม่สามารถสร้างทรานซิสเตอร์แบบ FinFET ที่มีประสิทธิภาพสูงได้เลย เนื่องจากขีดจำกัดของวัสดุ SiO₂ แบบเดิมไม่สามารถกั้นกระแสรั่วไหลได้ในระดับ Atomic scale ทำให้ ALD คือเทคโนโลยีเปลี่ยนผ่านที่ทำให้กฎของมัวร์ (Moore's Law) ยังคงดำเนินต่อไปได้ในปัจจุบัน